一窥芯片巨头们的全新工艺
说起工艺，人们往往会想到英特尔。的确，英特尔拥有着全球综合性能最强悍的半导体制造能力，其工艺无论在频率、功耗还是面积等重要指标上几乎都是同代次中最先进的。不过英特尔的工艺再好，主要还是给自家产品使用，由于商业竞争等原因，在移动S o C这样对工艺极端敏感的产品上基本看不到英特尔的身影。好在三星在代工行业日趋壮大，成为高通等芯片设计厂商的伙伴，同时也成为了第一大代工企业台积电的最大竞争对手。在新一代S o C产品和其他重要产品上，三星和台积电的步伐深刻影响了产业界的发展速度，而且还不止它俩！
三星展示的10nm工艺晶圆
三星展示自己的半导体工艺发展历史，10nm时代驱动电压会降低至0.7V。
三星首款10nm产品Exynos 8895已经上市即将到来的10nm时代
目前14nm工艺已经使用了两三年之久，下一个重要的产业节点将是10n m。在10n m时代，三星和台积电将带来大量先进技术供客户选择。
三星：多版本进入10nm从2016年开始，三星就在10n m工艺上不断取得进展。其10n m L P E工艺在2016年10月就已经开始生产，并逐渐推出多代次、面向不同客户的版本。从14nm产品来看，三星推出了LPE、LPP、LPC和LPU四个版本，其中LPE是指Low Power Early，也就是早期的低功耗版本，是三星专门为低功耗设备推出的新工艺；LPP是指Low Power Plus，这个工艺是为高性能处理器推出的；LPC是指Low Power Compac t，专门为注重面积的客户提供的成本优化版本；至于LPU，则是功耗、性能方面表现最出色的版本。
在10nm上，三星将不推出LPC版本，只有LPE、LPP和LPU版本。根据三星的安排，L P E版本在2016年底已经开始试产，具体产品也已经上市，LPP版本则将在2017年底开始生产，L P U版本被安排到了2018年底，基本上是一年一代的节奏。有关LPE版本和LPP版本的信息，三星给出了很多内容，不过LPU三星则没有任何消息透露，因此目前尚不能确定L PU是从哪个方面（比如频率、功耗或者面积）给予优先优化—这往往和重要客户的订单以及市场竞争有关，据猜测10nm LPU可能针对超小型、超低功耗的IC，但是三星对此闭口不言。
三星宣称，目前所使用的14n m L P P版本工艺相比广泛、成熟应用的28nm LPP，能够最多降低60%的功耗（频率相同且处理器复杂度相同）或者提升40%的性能（功耗相同且处理器复杂度相同），面积最多能够缩小50%。10n m方面，10n m L PE相比14n m LPE，上述三个关键数据分别是40%、27%和30%，10n m L P E即使面对比较出色的14nm LPP，也有30%、大于10%和30%的优势。在10n m产品内部相比的话，10nm LPP相比10nm LPE，又可以带来约15%和约10%提升（面积方面没有变化）。
台积电：今年量产10nm
看完了三星，再来看台积电。台积电方面10n m进展没有三星这么激进，台积电目前主推的CNL10FF工艺已经在公司的GigaFabs 12/15两个晶圆厂内获得了生产许可，产能在2017年开始爬坡。台积电计划在2017年使用10nm工艺制造40万片晶圆。考虑到台积电是苹果、英伟达等无晶圆厂商的主要代工企业，因此苹果新一代iPhone和英伟达的新产品将有可能是用10nm工艺。
台积电在10n m工艺上的进展也很迅速。需要说明的是，由于台积电在16nm工艺上比较谨慎，前面还有个半代的20nm工艺试水，因此16n m相比前代28n m（实际上台积电的20n m工艺和16n m工艺所使用的掩模尺寸相同）实际面积缩减不到50%，而同期三星做到了50%缩减—请注意，这并不意味着台积电16n m工艺制造的产品面积一定会比三星14n m工艺制造的产品面积大。虽然掩模尺寸一样，但相比没有启用FinFET技术的20nm，16nm FinFET在功耗和性能上还是非常卓越的。台积电的16n m推出了两个版本，分别是16n m FF和16n m FF+，后者相比前者进一步优化了FinFET，同时在功耗和漏电控制方面进行了优化，整体性能得到了很大提升。
在10n m时代，由于整体换用了全新的工艺（再加上20n m到16n m转换时台积电步子迈得小了一点），因此最终台积电的10n m F F相比目前广泛使用的16n m F F除了在功耗上有40%的优势、性能上有20%的优势外，面积上则带来了高达50%的面积缩减（相比之下三星的10n m对比14n m面积缩减只有大约30%）。芯片面积的缩减在注重成本的产品上非常重要，这意味着一张晶圆能够切割出更多的芯片，实现更低的成本。不过，台积电目前只规划了一代10n m产品，并没有像14n m那样至少规划2代产品出来。台积电在10nm上进入得比三星稍晚了一点，但是即将在7n m上迎头赶上—台积电计划在2018年就进入7n m时代，推出C L N7F F工艺。7n m工艺被认为是继28n m、14n m后的又一个重要的工艺节点，因此颇受各大厂商的关注。
格罗方德工厂和接近制造完成的晶圆格罗方德：跳过10n m，直接进入7nm时代
格罗方德之前在14nm工艺上没有作出重要的技术突破，在14n m之后，格罗方德深入研究10n m并最终决定跳过它。对于格罗方德的做法，业内猜测可能有如下两个原因：
一是格罗方德经过衡量，认为10n m工艺的技术优势相比目前格罗方德推出的14n m L P P并不显著，商业权衡并不划算。目前，由于半导体工艺越来越复杂，不同代次之间如果能实现比较大的P PA S C（电力、性能、面积、进度和成本）差距还好，否则不同代次之间差距不大导致客户投片也不够积极（新版本工艺往往贵很多）。从各家10nm工艺能带来的PPASC来看，功耗方面的收益大约在30%，面积减少也大约在30%（台积电除外），至关重要的性能提升大约只有10%~20%，尤其是三星系的工艺。格罗方德从三星处获得了14n m的工艺，如果大费周章再次升级到10n m后只能在性能方面提升大约10%的话，那么这个买卖无疑是不够划算的。再者从时间来看，10nm看起来更像是介于16/14n m工艺到7n m工艺之间的一个过渡版本，存在的时间不会太长，长则3年，短的话可能2年左右就会被7n m工艺所替代，7n m相比10n m的改进，跟后者针对14n m的改进更“翻天覆地”。因此，从10n m为厂商带来的收益和投入的资源来看，对格罗方德来说吸引力不大。
另一个是较少的客户、较慢的进度和成本投入导致格罗方德决定跳过10n m代次。格罗方德和三星、台积电等厂商不同的是，客户目标群体较小，高性能产品上的主要客户就是A M D，因此，A M D在产品上的策略就直接左右了格罗方德在制程上的选择。目前台积电已经宣布的10n m工艺已经有诸如高通、苹果、联发科这样的企业青睐，三星也是如此，即使三星没有像台积电那样拿下如此多的厂商订单，自家Exynos系列SoC也会占据大量10nm的产能，完全不愁没人用。对格罗方德来说，如果A M D不青睐10n m，自己也没有招揽到足够多的客户，10n m的意义就几乎不存在了。既然格罗方德决心跳过10n m，那么必将把所有的筹码都压在7n m上。格罗方德的7n m产品，后文还会给出介绍。
10nm时代之后—极紫外光刻登场
介绍完10n m，下面就是重要的7n m时代了。在这个时代，传统的深紫外光刻技术可能难以全程掌控，台积电和三星已经开始准备使用极紫外光刻，也就是业界传说的EUV技术了。
所谓光刻，就是使用光通过掩模照射在能够和光照发生反应的物质上，发生反应的部分可以洗掉，没有发生反应的部分就成为很好的遮挡物，在下一步的蚀刻部分起到保护晶圆的作用，这样就可以把人们想要的电路构造留在硅片上。简单来说，光刻非常类似“投影描图”，只是描图的不再是人手，而是机器，照射图样的也不再是可见光，而是紫外线。目前人们使用的光刻机采用的是深紫外光刻，光的波长是193n m。按理说193n m的深紫外光在遇到80n m工艺时，就已经由于严重的衍射现象而无法使用了，但是人们通过沉浸式光刻、多重曝光等问题，将深紫外光刻技术一路推进到了10n m阶段。而在7n m阶段，深紫外光刻彻底走到了尽头—即使用更多层光罩（甚至大于80层光罩）、多次曝光等手段能够克服衍射效应，而生产出成品，但是由此产生的效率下降和成本上升是难以接受的。在这个重要的节点上，E U V，即采用更短波长紫外线的极紫外光刻技术由于可以更好地平衡投入和产出，终于要正式登场了。
EUV技术在消除衍射现象、提高精度方面几乎是决定性的。
目前ASML的光刻设备尚未为EUV技术准备完成，最快也要到2019年去了。相比深紫外光刻，极紫外光刻的波长更短，仅仅只有13.5n m，因此能够在10n m以下呈现更精致的线路图案，同时降低沉浸式、多层光罩或多重曝光等额外的附加成本。由于整个业界从深紫外光刻转向极紫外光刻将在7n m节点上发生，因此这个节点的产品和布局上将显得特别复杂。
三星：DUV和EUV齐上阵
首先来看三星。三星在7n m和相近代次的工艺上将推出使用极紫外和深紫外两个不同光源的多种工艺。其中不但有7n m，还有8n m和6n m等不同的工艺—在这里就可以看出，厂商所谓的n m数，目前已经完全成为商业名称和对不同制程的区分了。
作为芯片代工行业的后来者，三星在工艺技术应用上一直比较激进，很早就宣布了7n m时代自己将采用极紫外光刻技术进行大批量制造，主推7n m L P P，大规模投产的技术时间节点大约在2019年或者稍晚。除了7nm的极紫外光刻技术外，三星还规划了两种之前完全没有任何消息的全新工艺，那就是8nm LPP工艺和6n m工艺。从命名上来说，这两个工艺的名称显然只是商业名。它的具体细节三星也给出了简单说明。其中8nm LPP将继续采用深紫外光刻、多重曝光等技术，继承所有10n m工艺上的先进技术和特性。从这一点来看，8n m技术相比10n m技术，很可能在晶体管密度上做出了进一步的提升，同时在性能、功耗等方面做出终极的优化，基本上可看做深紫外光刻下的技术极限了。根据三星的描述，8nm LPP将被用在高性能S o C等产品上，有可能用于和台积电争夺诸如高通、苹果等厂商的订单。另一个6n m工艺就更好理解了，它是7nm LPP EUVL技术的加强版，属于第二代极紫外光刻技术的产物。
根据三星的路线，三星在2018年下半年开始试产极紫外光刻的7n m L P P，大规模投产时间大约是2019年秋季。8nm LPP应该会和10nm LPU一起登场，时间大约在2019年第一季度。至于6n m工艺，应该不会在2020年前出现。从这一点可以看出，目前虽然英特尔、三星、台积电以及上游的AMSL都在宣称极紫外时代即将到来，但就具体的技术实现和商业平衡上来看，极紫外的高制程产品应该不会早于2020年前大规模上市。
台积电：两代7nm展身手
相比三星在7n m上直接引入极紫外光刻的激进路线而言，台积电在7n m时代的布局是稳扎稳打的。台积电将先推出一代深紫外光刻的7nm技术，然后才再次推出极紫外光刻的7nm技术。
首先来看深紫外光刻。目前台积电的7n m工艺被业内很多厂商作为下一代产品研发基础，据称已有数十家公司的数百种芯片即将采用台积电的第一代7n m工艺。第一代7n m工艺将分为2个版本，其中一个版本用于高性能产品，诸如对性能、频率有要求的GPU、APU、高性能SoC等产品；另一个版本则针对移动设备，对性能功耗比、功耗等指标做出了优化。台积电宣称，7n m时代将继续采用沉浸式光刻和多重曝光等技术实现，并没有急于进入极紫外光刻时代。
台积电首代DUV 7nm依旧需要使用沉浸式光刻技术
由于台积电没有考虑极紫外光刻，因此其7n m技术进入速度就比较快。相比三星在2018年才能试产极紫外光刻的7nm LPP，台积电深紫外光刻C L N7F F将在2017年第二季度就开始试产，大批量制造开启时间为2018年第二季度。根据台积电说明，相比自家主流的16n m Fin FE T技术，7nm FinFET技术能够在芯片复杂度和频率一样的情况下将芯片功耗降低60%，或同比条件下频率提升30%，或晶体管数量相同的情况下将芯片尺寸缩小70%。即使是相比10nm Fin FE T，台积电的7n m技术在这三个数据上也有低于40%、（性能暂时未知）、大于37%的优势。
在接下来的极紫外光刻7n m时代，台积电会推出C L N7F F+技术，使用E U V作为选择层，并要求开发人员使用新的规则重新设计芯片使用EU V的光罩层。预计EU V的使用将带来更少层数的光罩和更少次数的曝光，并将芯片的生产周期显著缩短。在功耗、频率和密度上，极紫外光刻的C L N7F F+比第一代深紫外光刻的CLN7FF的三个数据分别是10%、降低、10%~15%~20%。其中C L N7F F+的频率可能会比C L N7F F稍低一些，不过可以带来最高20%的面积缩减。
在C L N7F F+之后，台积电还规划了第二代极紫外光刻技术，使用5nm FinFET，不出意外的话会被命名为C L N5F F。有关C L N5F F资料目前还很稀少，台积电只是模糊地说相比CLN7FF+，5nm工艺的功率降低、性能更好、面积更小。
时间节点方面，除了第一代深紫外光刻的7n m在2018年第二季度就可以大规模投产外，第一代极紫外光刻的7n m将在2019年第二季度生产，5n m则更晚，2020年以后才能看到它的身影了。
格罗方德：7nm横跨DUV和EUV
格罗方德放弃了10nm后全力推进7nm技术的研发，希望在产品周期上不再落后业界太多。之前格罗方德在28n m、14n m时代都遇到了重大技术难题，导致本来可以赶上英特尔进度的格罗方德成为需要向“后来者”三星购买技术的厂商。这样的问题，格罗方德不希望再次上演。
鉴于此，格罗方德在7n m进度上显得非常激进，考虑到极紫外光刻技术尚不成熟，格罗方德决定使用现有的深紫外光科技术实现7n m工艺的制造。在这一点上，格罗方德和A M D已经签署了一些晶圆供应协议，为后者生产高性能产品。根据格罗方德的描述，格罗方德的7nm技术相比目前使用的14nm LPP，有望带来功耗上最多60%的降低、频率30%的提升和50%的芯片面积减少。这意味着格罗方德的7n m技术能够在不增加芯片尺寸的情况下，提高芯片的每瓦特效能，并将晶体管密度翻倍。另外，考虑到格罗方德目前严苛的财政状况，在其计划中特别强调了新的工艺可以和现有的设备、工艺兼容，这能够在一定程度上降低成本。但即使如此，新工艺还是带来了超过十亿美元的额外投资。
格罗方德早期给出的一些7nm工艺的说明。工艺数字飙升的背后
英特尔给出的工艺对比情况
英特尔倡导业内采用的统一算法从目前的发展来看，三星、台积电和格罗方德甚至已经拿出了10n m、7n m甚至5n m的工艺路线图，作为一般的吃瓜群众，自然觉得工艺数字越小越好。但实际上，由于激烈的竞争和市场宣传需要，目前台积电、三星对工艺的宣传，已经让10n m、7n m等数字变成了广告语或者代次的代号，用它来衡量工艺先进性已经不可靠了，尤其是不同厂商间横向比较的时候更是如此。
对这种情况，英特尔有自己的看法。传统人们印象中英特尔在工艺上是最强的，不过目前在“数字大战”中，英特尔反而落在后面。在14nm处理器依旧“战三代”时，三星和台积电的10nm已经宣布量产，7nm都箭在弦上。对此，英特尔的高级院士发表了一篇文章，称对有关工艺的发展和进步，不能仅仅依靠最小线宽一个参数来确定，而应该综合晶体管密度才更有意义，衡量单位自然是每平方毫米晶体管数量。英特尔在密度计算上也给出了方案，一方面是计算4个晶体管也就是2bit NAND的密度，另一方面是计算Scan Flip Flop的密度，然后在给两个密度数值一个加权系数。除此之外，英特尔还要求给出特定工艺下SR AM的面积。为此，英特尔还公布了一批数据，比如比较栅极距、鳍片间距、S R A M的面积等参数，在同代工艺上，英特尔依旧领先台积电和三星大约半代。
如果使用算法，那么毫无疑问英特尔是拥有较大优势的。此外，英特尔近期也公布了一些资料，宣称其10n m制程依旧是业内最佳。在这场宣传口水战上，各大厂商都有自己的招数，实际产品如何，还得看最终的市场表现。
格罗方德已经在纽约马耳他的Fab 8试产7nm工艺的测试芯片了。虽然从技术角度来看，跳过10n m的决定使得格罗方德无法拥有一个缓冲期，在更微小的7nm工艺之前先用10n m工艺“预热”各种麻烦，不过格罗方德表示自己在吸收14n m L P E和14nm LPP技术的时候已经对FinFET这项核心技术有了相当深入的了解。据业内估计，格罗方德将在2017年下半年完成首批7nm技术规格，然后在2018年下半年启动大规模量产。
和三星等厂商不同的是，格罗方德目前的7n m技术是完全基于深紫外光刻的。由于深紫外光刻在小尺寸产品上越来越显著的衍射效应，格罗方德不得不将付出更多的成本和步骤用于完善电路本身的可靠性和完整性，比如采用三重或者四重图案等，这将带来更长的生产周期和更昂贵的成本。唯一的解决方法只有换用极紫外光刻。不过目前格罗方德尚未公布在极紫外光刻上的产品路线图。唯一的消息是，格罗方德可能采用和三星类似的在7n m以及未来更先进的工艺中在关键层使用极紫外光刻以避免发生三重或四重图案的想法。从市场发展和竞争角度来看，格罗方德如果要搭上EUV这辆大车，最迟也要在2019年底之前推出基于极紫外光刻技术的工艺。一旦这样做的话，由于极紫外光刻和深紫外光刻是完全不同的两种技术路线，这也意味着要么格罗方德将维持深紫外光刻7n m产线一段时间，要么就全面切换至极紫外光刻—7n m的深紫外光刻有可能持续时间并不长久。
摩尔定律的后半场
三星、台积电和格罗方德的技术进步让我们看到了10n m时代以及今后技术的发展路线。即使存在大量的物理与工程难题，集成电路产业也在一步一步向前走—摩尔定律尚未完全失效。不过在技术进展到5n m甚至3n m以后，集成电路中最薄的地方甚至只有一个或数个原子层的厚度，那个时候硅栅极的工艺极限可能真要到来。如果2020年7nm E U V技术投产，接下来的5n m在2023年大规模上市，3n m甚至2n m工艺将在2025年左右发生—也就是说，摩尔定律在硅栅极上大概只剩下8年左右的时间，堪称摩尔定律的后半场。而我们现在就刚好处在这后半场刚开场的时间，还可以继续等待技术的一步一步前行。